PCBRouteAgent：LLM agent 距离 PCB 布线工程师还有多远？

给 PCB 布线，究竟要完成什么？

印刷电路板（PCB）通过铜线连接电子元件。元件布局确定后，布线需要把电路中指定的电气连接转化为板上不同铜层中的物理路径。除了连接相应的焊盘，还必须满足间距、线宽和允许换层位置等设计约束。

在我们的任务中，输入是已经固定元件布局、网表和设计规则，并移除目标布线的 KiCad 电路板；输出是相同原生格式的已布线电路板。最终由 PCBWorld 官方评估器判定：所有必需连接均已完成，并且 KiCad 检查不到错误级设计规则违规，整块板才算通过。画出一条看起来合理的线，还不等于成功。

为什么要把规划和执行分开？

每一次布线都会改变后续连接的可行空间。一条很短的连接可能占据其他网络需要的通道；局部成功的路径，也可能让后续连接更难完成。因此，如果只根据当前状态决定下一次工具调用，而没有维护更完整的布线计划，就容易陷入反复尝试，增加交互成本。

我们的出发点是工程师在整板策略与局部操作之间的协调方式：先考虑需要连接哪些区域和目标，再用布线工具完成具体几何路径；执行暴露出障碍时，再调整策略。这启发我们让 agent 围绕布线引导进行推理，而不是让语言模型逐步控制每一个几何操作。

全局规划、局部布线，再根据反馈修订

PCBRouteAgent 包含三个功能组件，由执行控制器管理任务、检查点和有预算限制的恢复操作。

1. Global Routing Planner（全局布线规划器）。 结合结构化电路板信息与板图，指定未连通簇之间的连接、布线顺序、软通道和换层位置。初始引导由脚本构造；执行受阻后，再使用多模态模型修订引导。
2. Detailed Routing Executor（详细布线执行器）。 通过 KiCad 原生 push-and-shove 布线器落实引导，完成几何布线和有限的局部恢复，同时保留已接受的连接。
3. Feedback-Driven Replanning（反馈驱动重规划）。 局部恢复仍不能完成连接时，收集执行证据与未解决目标，由同一个全局规划器修订相关引导，再从一致的电路板状态继续执行。

这样分工的意义在于：模型不必细管每一步走线。原生引擎负责几何执行，模型则在需要整板视角时重新审视规划决策。

这个框架能完成更多电路板吗？

我们在 PCBWorld-Bench 的 247 块板上评估：128 块合成 D2 电路板、99 块小规模真实 D3-A 电路板、10 块中规模 D3-B 电路板，以及 10 块大规模 D3-C 电路板。下面的主要指标为 Clean Pass（整板通过率）：全部必需连接完成且没有错误级设计规则违规的电路板比例。

在三个真实电路板测试集上，Opus 版本分别比最佳已评估基线提高 13.9、36 和 10 个百分点；在 D2 上，与最强基线一样实现全部通过。

除了整板通过率，还有哪些变化？

整板通过率衡量一块板是否完整成功。为了看清布线质量，我们还比较 Routability（必需连接的完成比例）、平均 DRV、线长和过孔数。下面的互动图使用 Claude Opus 5.5 版本的 PCBRouteAgent，与 Freerouting、OrthoRoute 和 KiCadRoutingTools 三个规则式布线器对比。可以切换测试集和指标查看结果。Freerouting 是真实板测试集上整板通过率最高的已评估规则式基线。

数据来源：D2、D3-A、D3-B 的规则式基线采用 PCBWorld 表 22（@1）；D3-C 和 PCBRouteAgent 的结果为本地评估。

在 D3-A 上，Routability 从 0.900 提高到 0.994，平均 DRV 从 1.08 降至 0.09。在 D3-B 上，PCBRouteAgent 在全部十块板上完成连接，且 DRV 为零。整板通过率的提高，伴随着连通性的提升和违规计数的下降。

在 D3-C 上，平均 Routability 从 0.918 提高到 0.949，DRV 从 32.00 降到 6.30，下降 80.3%；但十块板中仍然只有四块通过。这说明整板成功是严格的指标：即使只剩少数未解决连接，一块已经接近完成的板也可能无法通过。

物理布线成本存在取舍。相比 Freerouting，Opus 版本在 D3-B 上线长增加 10.9%，在 D3-C 上增加 8.2%，同时完成了更多电路板。单独看较短的线长并不能判断布线更好，因为未完成的方案也可能只是铺设了更少的铜线。需要把完成度、规则合规性和物理成本放在一起判断。

提升是不是只来自更强的模型？

我们进一步让 PCBRouteAgent 和 PCBWorld 交互式 agent 使用相同的 Claude Haiku 5.5 backbone，在固定模型的情况下比较整体 agent 框架。

四个测试集上的提升说明，整体规划与执行框架确实有效，收益不只来自模型选择。不过，这组对比没有单独隔离每个组件的贡献，也没有控制为相同的交互预算。图中的 pp 表示百分点。

我们没有完整评估 PCBWorld–Opus，因为已经验证，其逐步调用模型的方式会产生显著高于 PCBRouteAgent 的 API 费用。相同 Haiku backbone 的对比提供了直接证据，无需依赖未测量的 Opus 基线成绩。

完成布线，需要多少计算资源？

下面的比较让两个框架都使用 Claude Haiku 5.5，并采用相同的本地评估条件和计时范围。数值为每板均值，包含未通过的电路板；输入和输出 token 的单位为千（k），费用来自记录的 API 消耗。

在每个测试集上，PCBRouteAgent 的模型调用、token、耗时和 API 费用都更低。D2 上的平均模型调用从 43.20 次降到 0.05 次；D3-C 上从 676.60 次降到 5.10 次。每板均值可以小于一次调用，是因为许多电路板只靠脚本初始化引导和原生布线执行就能完成，不需要调用模型修订引导。

全部 247 块板的累计消耗

整个测试集上，模型调用约减少到原来的 1/131，总 token 减少到 1/8.8，API 费用减少到 1/4.3，累计运行时间减少到 1/14。累计耗时是各块板运行时间之和，不代表并行批处理的实际持续时间。这些资源消耗的下降，伴随着四个测试集上更高的整板通过率。

相对于实际完成量的成本

按每条接通的目标边归一化后，token 消耗仍然明显下降：D2 从 11,374 降到 202，D3-A 从 22,079 降到 1,972，D3-B 从 65,545 降到 4,355，D3-C 从 269,324 降到 6,744。该指标用每个测试集的全部输入和输出 token，除以实际接通的目标边总数。

较低的每板费用不等于较低的每块成功板成本。在 D3-C 上，PCBRouteAgent 每板花费 $0.393，但 Haiku 版本十块板中只有一块通过；用总费用除以通过板数，得到的每块通过板成本为 $3.93。PCBWorld–Haiku 在 D3-B 和 D3-C 上没有通过板，因此对应指标没有定义。提高大板上的可靠完成率，对布线质量和实际效率都很重要。

单块电路板揭示了什么？

最新论文 PDF 中加入了三个案例：它们展示框架如何使用模型决策，也说明完成电气连接距离满足 PCB 工程要求还有哪些差距。

更少的模型调用，完成更多连接

在同一块 D3-C 电路板上，双方都使用 Claude Haiku 5.5。PCBRouteAgent 接通 86 个目标中的 84 个，PCBWorld 交互式基线只接通 10 个，连接完成率提高 86.0 个百分点。这不是整板通过率的提升：PCBRouteAgent 仍有两个连接未解决。

基线每个动作调用一次模型，并达到 403 步的动作上限。PCBRouteAgent 使用五次模型调用，将详细执行交给原生布线器。记录的输入 token 从 2,024,617 降到 398,021，输出从 682,784 降到 86,963，分别减少 80.3% 和 87.3%。这个案例展示了规划与执行的分工如何更有效地使用同一个模型。

早期布线会限制后续连接

另一个 D3-C 案例揭示局部恢复的局限：Opus 版本完成 83 个目标中的 70 个，Reference 则完成全部 83 个。系统先布传感器电源，没有为后续信号保留焊盘接入空间或换层过孔位置。时钟与数据信号先在拥挤的控制器焊盘附近受阻；后续重试虽然换层，却又在传感器入口遇到已保留的电源路径。修复没有撤回这条路径，因此空间限制仍然存在。

查看控制器与传感器区域的布线对比

这说明增加局部重试不一定能弥补早期空间分配。规划需要更强的前瞻性：为关键连接保留接入空间，优先处理可选路径少的连接，并在需要时重新考虑早期布线。

完全连通，仍然需要电气验证

在一块 D3-B 电路板上，Opus 版本完成了全部 55 个目标连接，却把 USB D+ 与 D− 当成独立信号布线。Reference 中两条线并行，长度均为 30.25 mm；PCBRouteAgent 得到两条分离的路径，长度分别为 34.03 mm 和 36.49 mm。规划输入包含各条网络的线宽与间距，却没有编码差分对关系。

USB 设计指南建议将 D+ 与 D− 作为差分对处理，并控制几何关系与偏斜。这个案例揭示了信号相关表示的缺失，不能仅凭图中差异断言 USB 链路电气失效，仍需进一步验证。完成连接并通过基本设计规则检查，不等于已经证明设计满足电气要求。

距离布线工程师，还有哪些差距？

仍有明显差距。在最大规模测试集上，Opus 版本只通过了 10 块板中的 4 块。平均 Routability 虽然达到 0.949，但较高的平均连通率不意味着整板所有连接都已完成且满足规则。布线紧凑性也有改进空间：在 D3-C 上，相比 Freerouting，整板通过率从 30% 提高到 40%，但线长也增加了 8.2%。

案例让这些差距更具体：要接近 PCB 布线工程师的职责，需要更好地协调前后布线决策，让恢复能够重新审视已接受的路径，显式表达信号相关约束，并在连通性与基本设计规则之外开展验证。大规模电路板上的可靠完成、更紧凑的路径，以及对各组件贡献的受控消融，仍是重要的后续方向。

Citation

论文已在 arXiv 公开，可以使用以下 BibTeX 引用。

@misc{zhang2026pcbrouteagentclosellmagents,
      title={PCBRouteAgent: How Close Are LLM Agents to Becoming PCB Routing Engineers?},
      author={Yue Zhang and Jilei Sun and Liqiang Jing and Yijie Wei and Ruohan Yang},
      year={2026},
      eprint={2611.08175},
      archivePrefix={arXiv},
      primaryClass={cs.AI},
      url={https://arxiv.org/abs/2611.08175},
}

下载 BibTeX

相关资源

• 最新论文 PDF（含案例分析）
• PCBRouteAgent 论文 · arXiv:2611.08175
• PCBRouteAgent 项目代码
• PCBWorld: A Benchmark Environment for Engine-Grounded PCB Design Automation
• KiCad 官方文档